|
|
| ELK2016 | Sayısal Tasarım | 3+0+1 | AKTS:5 | | Yıl / Yarıyıl | Bahar Dönemi | | Ders Duzeyi | Lisans | | Yazılım Şekli | Zorunlu | | Bölümü | ELEKTRİK ve ELEKTRONİK MÜHENDİSLİĞİ BÖLÜMÜ | | Ön Koşul | Yok | | Eğitim Sistemi | Yüz yüze , Laboratuar Çalışması | | Dersin Süresi | 14 hafta - haftada 3 saat teorik ve 1 saat laboratuar | | Öğretim Üyesi | Prof. Dr. Salim KAHVECİ | | Diğer Öğretim Üyesi | DOÇ. DR. Salim KAHVECİ, | | Öğretim Dili | Türkçe | | Staj | Yok | | | | Dersin Amacı: | | Bilgisayarın arka planını öğrenmek.
Sayısal tasarım yöntemlerinin prensiplerini öğretmek.
Giderek karmaşıklaşan sistemlerde sistematik olarak hataları düzeltebilmek.
|
| Öğrenim Kazanımları | BPKK | ÖY | | Bu dersi başarı ile tamamlayan öğrenciler : | | | | ÖK - 1 : | Boolean cebrinin temel öğelerine ilişkin bilgileri , değerlendirilmelerini ve bunların lojik tasarımlara uygulatılmasınını anlayabileceklerdir | 1,2,3,5,6,11 | 1,4 | | ÖK - 2 : | kombinasyonal ve ardışıl mantıksal/sayısal devreler ve modular tasarım teknikleri ayrıntılı olarak kavrayacaklardır | 1,3,5,8,11 | 1 | | ÖK - 3 : | Bilgisayarın çalışma mantığını anlayacaktır. | 1,3,5,8,11,13 | 1 | | ÖK - 4 : | Sayısal Tasarım metotlarını öğrenecektir. | 1,3,5,11,13 | 1 | | ÖK - 5 : | Bir donanımın programlanıp nasıl özel bir amaç kullanılabileceğini öğrenir. | 1,2,3,8,11,13 | 1 | | BPKK :Bölüm program kazanımlarına katkı, ÖY : Ölçme ve değerlendirme yöntemi (1: Yazılı Sınav, 2: Sözlü Sınav, 3: Ev Ödevi, 4: Laboratuvar Çalışması/Sınavı, 5: Seminer / Sunum, 6: Dönem Ödevi / Proje),ÖK : Öğrenim Kazanımı | | |
| Sayı sistemleri, onlu sayılar, ikili sayılar, ikinin kuvvetleri, sayı dönüşümleri, 16'lık sayılar, bit, byte, nibble. İkili düzende toplama, işaretli ikili sayılar, ikinin tümleyeni sayılar. Mantık kapıları, mantık seviyleri, gürültü. Mantık devreleri ailesi (TTL, CMOS, LVTTL, LVCMOS). Boolean denklemleri, toplamların çarpımı, çarpımların toplamı. Boolean cebiri, boolean aksiyomları, Boolean denklemlerini basitleştirmek. DeMorgan teoremi. Devre şemalarına ilişkin kurallar. Çok çıkışlı devreler. Öncelikli devre donanımı. Önemsiz girişler. Üç seviyeli bus'lar. Karnough haritaları. Çoğullayıcılar ve kod çözücüler. Gecikme türleri. Kritik yollar. Glitch. Ardışıl devrelere giriş. İki kararlı devre. SR, D latch ve D flip-flop. Enable edilebilen flip floplar. Resetlenebilen flip-floplar. Setlenebilen flip-floplar. Ardışıl lojik. Senkron ardışıl lojik tasarımı. Sonlu durum makinaları. Moore ve Mealy sonlu durum makinalarının karşılaştırılması. Zamanlama, giriş ve çıkış zamanlama kısıtları. Kurma ve tutma zaman kısıtları. Zamanlama analizleri. Saatin sapması. Meta kararlılık. Senkronlayıcılar. Uzamasal ve zamansal paralelleştirme. Donanım tanımlama dilleri (HDL). Benzetim ve sentezleme. Systemverilog, HDL benzetimi. Toplayıcı, çıkarıcı, karşılaştırıcı ve ALU tasarımı. Kaydırıcı, çarpıcı, bölücü tasarımı. Sabit noktalı, işaretli sabit noktalı, kayan noktalı sayılar. Sayıcılar. Kaydırmalı kaydeciler. Bellek dizileri. ROM, RAM, DRAM, SRAM. Belleklerle devre tasarımı. PLA, FPGA, |
| |
| Haftalık Detaylı Ders İçeriği | | Hafta | Detaylı İçerik | Önerilen Kaynak | | Hafta 1 | Bilgisayar mimarisine giriş. Karmaşık sistemlerin idaresi ve sayısal özütleme. Sayı sistemleri. | | | Hafta 2 | Mantık kapıları. Mantık seviyeleri. | | | Hafta 3 | CMOS transistörler. Güç tüketimi. | | | Hafta 4 | Kombinasyonel mantık devrelerinin tasarımı. Boolean denklemleri. Boolean cebiri. | | | Hafta 5 | Mantık'tan devreye geçiş. Çok seviyeli kombinasyonel lojik. Karnaugh haritaları. | | | Hafta 6 | Karnaugh haritaları. Multiplexer'lar. Kod çözücüler. Zamanlama. Ardışıl mantık devre tasarımına giriş | | | Hafta 7 | Flip-flop'lar ve latch'ler. | | | Hafta 8 | Aritmetik devreler. Sayı sistemleri
| | | Hafta 9 | Ara Sınav | | | Hafta 10 | Sonlu durum makinaları. Ardışıl lojikte zamanlama. | | | Hafta 11 | Ardışıl lojikte zamanlama. Paralelleştirme | | | Hafta 12 | Donanım tanımlama dilleri. Kombinasyonel lojik. Yapısal modelleme. Ardışıl lojik. | | | Hafta 13 | Daha fazla kombinasyonel lojik ifadesi. Sonlu durum makinaları. Parametrelenmiş modüller. Test etme. Aritmetik devreler. | | | Hafta 14 | Senkron mantık devre tasarımı. Sonlu durum makinaları.
| | | Hafta 15 | Senkron mantık devre tasarımı. | | | Hafta 16 | Dönem sonu sınavı | | | |
| 1 | Harris D. ve Harris S., 2012; Digital Design and Computer Architecture, Morgan Kaufmann | | | |
| 1 | Nelson P. V., Agle H.T., Carroll D B., Irwin J. D., 1995; Digital Logic Circuit Analysis and Design, Prentice Hall, New Jersey | | | 2 | Arsan T. ve Çölkesen R., Lojik Devre Tasarımı, 2007; Papatya yayıncılık | | | 3 | Altan C. Basılmamış ders notları | | | |
| Ölçme Yöntemi | | Yöntem | Hafta | Tarih | Süre (Saat) | Katkı (%) | | Arasınav | 9 | | 2 | 30 | | Uygulama | 4
14 | | | 20 | | Dönem sonu sınavı | 16 | | 2 | 50 | | |
| Öğrenci Çalışma Yükü | | İşlem adı | Haftalık süre (saat) | Hafta sayısı | Dönem toplamı | | Yüz yüze eğitim | 3 | 13 | 39 | | Sınıf dışı çalışma | 3 | 12 | 36 | | Laboratuar çalışması | 1 | 5 | 5 | | Arasınav için hazırlık | 5 | 8 | 40 | | Arasınav | 2 | 1 | 2 | | Uygulama | 0 | 0 | 0 | | Klinik Uygulama | 0 | 0 | 0 | | Ödev | 0 | 0 | 0 | | Proje | 0 | 0 | 0 | | Kısa sınav | 0 | 0 | 0 | | Dönem sonu sınavı için hazırlık | 5 | 5 | 25 | | Dönem sonu sınavı | 2 | 1 | 2 | | Diğer 1 | 0 | 0 | 0 | | Diğer 2 | 0 | 0 | 0 | | Toplam Çalışma Yükü | | | 149 |
|