|
COM 245 | Digital Design | 4+0+0 | AKTS:4 | Yıl / Yarıyıl | Güz Dönemi | Ders Duzeyi | Lisans | Yazılım Şekli | Zorunlu | Bölümü | BİLGİSAYAR MÜHENDİSLİĞİ BÖLÜMÜ | Ön Koşul | Yok | Eğitim Sistemi | Yüz yüze | Dersin Süresi | 14 hafta - haftada 4 saat teorik | Öğretim Üyesi | -- | Diğer Öğretim Üyesi | Yok | Öğretim Dili | İngilizce | Staj | Yok | | Dersin Amacı: | Ardışıl senkron ve asenkron devrelerin tasarlanması ve analizinin nasıl gerçekleştirileceği, Fiziki olayların ardışıl veya kombinasyonel devrlerle nasıl ilişkilendirileceği, Temel bilgisayar donanım işlevlerinin tasarımı ve gerçeklenmesi |
Öğrenim Kazanımları | BPKK | ÖY | Bu dersi başarı ile tamamlayan öğrenciler : | | | ÖK - 1 : | darbe modlu ve seviye modlu asenkron devrelerde analiz ve tasarım becerisi kazanabilir. | 1,2,3,4,5,8 | 1 | ÖK - 2 : | seviye modlu devrelerde yarış, risk problemlerini çözebilecek becerisi kazanabilir. | 1,2,3,8 | 1 | ÖK - 3 : | flip-flop devre elemanlarıyla saatli ardışıl devre analizi ve tasarım bilgisi kazanabilir. | 1,3,5,8,11 | 1 | ÖK - 4 : | analog ve sayısal dünya arasında iletişim gerçekleştirebilme becerisi kazanabilir. | 3,4,10 | 1 | ÖK - 5 : | ROM ve PLD düzenekleriyle ardışıl devre tasarımında teoriksel becerisi kazanabilir. | 1,2,3,5,8,10 | 1 | BPKK :Bölüm program kazanımlarına katkı, ÖY : Ölçme ve değerlendirme yöntemi (1: Yazılı Sınav, 2: Sözlü Sınav, 3: Ev Ödevi, 4: Laboratuvar Çalışması/Sınavı, 5: Seminer / Sunum, 6: Dönem Ödevi / Proje),ÖK : Öğrenim Kazanımı | |
Lojik kapıların elektriksel yapısı, Çok-çıkışlı mantık devreleri, ROM bellekler, Programlanabilir düzenekler PLA-PAL; Flip-floplar; Sayıcılar ve benzer ardışıl devreler; Saatli ardışıl devrelerin analizi; Durum grafik ve tablolarının elde edilmesi; Durum tablosunda durum atamalarının indirgenmesi; Ardışıl devre tasarımında MSI entegre devreleri; Programlanabilir Lojik Düzenekler ve ROM kullanılarak ardışıl devrelerin tasarımı. SM kartlarıyla durum mekanizması tasarımı; Darbe modlu asenkron devrlerin analizi ve tasarımı; Seviye modlu asenkron ardışıl devrelerin analizi, Seviye modlu devrelerde ilkel akış tablosu çıkarımı ve indirgemesi; Akış tablolarının durum atamaları ile gerçeklenmesi, Seviye modlu devrelerdeki riskler; Asenkron devre tasarımı; Analog ve sayısal ortam arasındaki arayüz. |
|
Haftalık Detaylı Ders İçeriği | Hafta | Detaylı İçerik | Önerilen Kaynak | Hafta 1 | Ayrık ve entegre lojik devre tasarımı | | Hafta 2 | Flip-Flops, Sayıcılar ve benzeri ardışıl devreler | | Hafta 3 | Saatli ardışıl devrelerin analizi | | Hafta 4 | Durum grafik ve tablolarının çıkarımı | | Hafta 5 | Durum tablolarının atamalarında indirgemeler | | Hafta 6 | MSI entegre devreleri ile ardışıl devre tasarımı, | | Hafta 7 | Programlanabilir logik düzenekleri ile ardışıl devre tasarımı | | Hafta 8 | SM çizelgeleri ile durum makinası tasrımı | | Hafta 9 | Ara Sınav | | Hafta 10 | Darbe modlu ardışıl devre analizi ve sentezi | | Hafta 11 | Seviye modlu asenkron ardışıl devre analizi | | Hafta 12 | İlkel akış tablolarının çıkarımı ve indirgemesi | | Hafta 13 | Akış tablolarının durum atamaları ile gerçeklenmesi | | Hafta 14 | Riskler | | Hafta 15 | Analog dünya ile arayüz | | Hafta 16 | Dönem Sonu Sınavı | | |
1 | Fundamentals of logic Design, Fourth Edition, Charles H. Roth., Jr, West publishing company | | |
1 | Digital Design M. Morris Mono, Prentice Hall | | 2 | Digital Logic Circuit Analysis and Design, V.P. Nelson, H.T. Nagle, J.D. Irwin, Prentice Hall | | 3 | Digital Systems Principles and Applications, Ronald Torci, Prentice Hall. | | |
Ölçme Yöntemi | Yöntem | Hafta | Tarih | Süre (Saat) | Katkı (%) | Arasınav | 9 | 12/11/2013 | 2 | 50 | Dönem sonu sınavı | 16 | 7/01/2014 | | 50 | |
Öğrenci Çalışma Yükü | İşlem adı | Haftalık süre (saat) | Hafta sayısı | Dönem toplamı | Yüz yüze eğitim | 4 | 14 | 56 | Sınıf dışı çalışma | 4 | 14 | 56 | Arasınav için hazırlık | 6 | 1 | 6 | Arasınav | 2 | 1 | 2 | Dönem sonu sınavı için hazırlık | 8 | 1 | 8 | Dönem sonu sınavı | 2 | 1 | 2 | Toplam Çalışma Yükü | | | 130 |
|