|
EHM3001 | Sayısal Tasarım | 3+0+0 | AKTS:5 | Yıl / Yarıyıl | Güz Dönemi | Ders Duzeyi | Lisans | Yazılım Şekli | Zorunlu | Bölümü | ELEKTRONİK ve HABERLEŞME MÜHENDİSLİĞİ BÖLÜMÜ | Ön Koşul | Yok | Eğitim Sistemi | Yüz yüze , Uygulama | Dersin Süresi | 14 hafta - haftada 3 saat teorik | Öğretim Üyesi | Dr. Öğr. Üyesi Erhan SESLİ | Diğer Öğretim Üyesi | Dr. Öğr. Üyesi Emin Tuğcu, Dr.Öğr. Üyesi Cenk Albayrak | Öğretim Dili | Türkçe | Staj | Yok | | Dersin Amacı: | Öğrencilere sayısal tasarım ilkelerini kullanarak; bir problemi çözebilme, hataları belirleyip giderebilme ve gerekli tasarımı yapabilme kabiliyetini kazandırmaktır. |
Öğrenim Kazanımları | PÖKK | ÖY | Bu dersi başarı ile tamamlayan öğrenciler : | | | ÖK - 1 : | Analog sayısal dönüşüm sürecini açıklayabilir | 1,2,3,4 | 1, | ÖK - 2 : | Sayı sistemlerini ve sayısal kod türlerini açıklayarak birbirine dönüştürebilir. | 1,2,3,4 | 1, | ÖK - 3 : | Mantık kapılarının giriş çıkış ilişkilerini bilir ve boolen cebri kurallarını uygulayarak sayısal devre indirgemesi yapabilir. | 1,2,3,4 | 1, | ÖK - 4 : | Sayısal devre indirgemesi yaparken Karnaugh haritalarını kullanabilir devreleri sadeleştirebilir. | 1,2,3,4 | 1, | ÖK - 5 : | Kodlayıcı, kod çözücü, çoğullayıcı, veri dağıtıcı, karşılaştırıcı ve aritmetik mantık devreleri gibi bileşimsel devreleri kullanarak sayısal tasarımlar gerçekleştirebilir. | 1,2,3,4 | 1, | ÖK - 6 : | Eş zamanlı mantık devrelerinin çalışma ilkesini açıklayabilir ve latch (SR ve D) ve flip flopların (SR, JK, D, T) zamana bağılı giriş/çıkış analizlerini gerçekleştirebilir. | 1,2,3,4 | 1, | ÖK - 7 : | Eş zamanlı sıralı mantık devreleri problemleri için uygun durum diyagramını çizebilir, durum geçiş tablosunu oluşturabilir, durum geçiş tablosunu indirgeyebilir, devre tasarımını istenen flip floplar ile gerçekleştirebilir ve nihayet benzetim programı kullanarak doğrulamasını gerçekleştirebilir. | 1,2,3,4 | 1, | ÖK - 8 : | İstenen flip flopları kullanarak sayıcı devreler tasarlayabilir, benzetimini yapabilir, kaydedicilerin türlerini ve çalışma ilkelerini açıklayabilir | 1,2,3,4 | 1, | ÖK - 9 : | Programlanabilir mantığın temel esaslarını açıklayabilir, VHDL ile basit tasarımlar gerçekleştirebilir. | 1,2,3,4 | 1, | PÖKK :Program öğrenim kazanımlarına katkı, ÖY : Ölçme ve değerlendirme yöntemi (1: Yazılı Sınav, 2: Sözlü Sınav, 3: Ev Ödevi, 4: Laboratuvar Çalışması/Sınavı, 5: Seminer / Sunum, 6: Dönem Ödevi / Proje),ÖK : Öğrenim Kazanımı | |
Sayısal Sistemler ve İkili Sayılar,
Boolean Cebri ve Lojik Kapılar,
Lojik Devre İndirgeme,
Bileşimli Mantık Ve Devreleri,
Eşzamanlı Ardışık Mantık,
Kaydediciler ve Sayıcılar,
Hafıza ve Programlanabilir Mantık (VHDL).
|
|
Haftalık Detaylı Ders Planı | Hafta | Detaylı İçerik | Önerilen Kaynak | Hafta 1 | Sayısal Sistemler ve İkili Sayılar | | Hafta 2 | Sayısal Sistemler ve İkili Sayılar | | Hafta 3 | Boolean Cebri ve Lojik Kapılar | | Hafta 4 | Lojik Devre İndirgeme | | Hafta 5 | Bileşimli Mantık Ve Devreleri | | Hafta 6 | Bileşimli Mantık Ve Devreleri | | Hafta 7 | Eşzamanlı Ardışık Mantık | | Hafta 8 | Eşzamanlı Ardışık Mantık | | Hafta 9 | Ara Sınav | | Hafta 10 | Eşzamanlı Ardışık Mantık | | Hafta 11 | Sayıcılar | | Hafta 12 | Sayıcılar | | Hafta 13 | Kaydediciler | | Hafta 14 | VHDL | | Hafta 15 | VHDL | | Hafta 16 | Final Sınavı | | |
1 | Harris, S. L., & Harris, D. (2015). Digital design and computer architecture. Morgan Kaufmann | | 2 | M Morris Mano, M. D. C. (2017). Digital design: with an introduction to the verilog HDL, VHDL, and system Verilog | | |
1 | Prof. Dr. Hüseyin Ekiz, Sayısal Elektronik Ders Notları
| | |
Ölçme Yöntemi | Yöntem | Hafta | Tarih | Süre (Saat) | Katkı (%) | Arasınav | 9 | 28.12.2023 | 2 | 50 | Dönem sonu sınavı | 16 | 17.01.2024 | 2 | 50 | |
Öğrenci Çalışma Yükü | İşlem adı | Haftalık süre (saat) | Hafta sayısı | Dönem toplamı | Yüz yüze eğitim | 3 | 14 | 42 | Sınıf dışı çalışma | 4 | 14 | 56 | Arasınav için hazırlık | 2 | 7 | 14 | Arasınav | 2 | 1 | 2 | Uygulama | 2 | 8 | 16 | Dönem sonu sınavı için hazırlık | 3 | 5 | 15 | Dönem sonu sınavı | 2 | 1 | 2 | Toplam Çalışma Yükü | | | 147 |
|